DELAY CIRCUIT

Patent number:

JP2131012

Publication date:

1990-05-18

Inventor:

MAKIHARA HIROYASU; others: 02

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H03K5/13

- european:


Application number:


JP19880284614 19881110

Priority number(s):

Abstract of JP2131012

PURPOSE: To obtain a desired delay time regardless of the dispersion in the characteristic of each element at manufacture by providing a control means connecting to an output of an inverter means so as to control the changing speed of an output voltage of the inverter means in multi-stage and a discrimination means connecting to the output of the inverter means to discriminate an output voltage level of the inverter means. CONSTITUTION: When a voltage applied to an input terminal A is switched from a low level to a high level, a p-channel transistor(TR) 1 is turned off. In such a case, only a transistor (TR) among n-channel floating gate TRs 2-4 with a low threshold voltage is turned on and discharges an electric charge stored in a load capacitor 7. As a result, a potential at a connecting point B reaches a low level. Let a time when a potential at an output terminal C changes from a high to a low level be t0 and let the potential at the output terminal C is switched to a high level from the low level as the result be t1, then the delay time (hereinafter names tL) of the delay circuit is expressed as t1-t0. The time tL depends on the entire mutual conductance of the nchannel floating gate TRs 2-4.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

B 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-131012

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)5月18日

H 03 K 5/13

7631-5 J

審査請求 未請求 請求項の数 1 (全10頁)

の発明の名称 遅延回路

②特 願 昭63-284614

20出 願 昭63(1988)11月10日

⑫発 明 者 牧 原 浩 泰 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑫発 明 者 香 田 憲 次 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑩発 明 者 興 梠 泰 宏 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

明和中書

1. 発明の名称

遅延回路

2. 特許請求の範囲

(1) 遅延時間の可変な遅延回路であって、 電源と接地との間に接続され、入力信号を受け るように接続されたインパータ手段と、

前記インバータ手段の出力に接続されたリアク タンス手段と、

前記インバータ手段の出力に接続され、前記インバータ手段の出力電圧の変化速度を多段階に制御するための制御手段と、

前記インバータ手段の出力に接続され、前記インバータ手段の出力電圧レベルを判別するための 判別手段とを含む遅延回路。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は複数の能動案子を有する多段インバータからなる遅延回路に関し、特に、遅延時間の可変な遅延回路に関する。

[従来の技術]

第6図は、従来技術による遅延回路の一例の回路図である。この例では、相補型インバータ (以下 CMOSインバータと呼ぶ)を用いている。

第6図を参照して、従来の遅延回路は、LowレベルとHighレベルの2通りの電圧が印加力 れる入力端子Aと、出力端子Cとを有し、入力端子Aに入力された信号を反転させて接点Bに出力するための第1のインバータ手段、すなわちCMOSインバータ101と、接点Bに接続され、出出の遅延をもたらすためのリアクタンス手段102と、接点Bを入力端子としてで、信号を反転させて出力端子Cに出力するための第2のCMOSインバータ103とを含む。

第1のCMOSインバータ101は、ゲートが 入力端子A、ドレインが接点B、ソースが電源Vcc に接続されたpチャネルトランジスタ23と、ゲ ートが入力端子A、ドレインが接点Bに接続され、

- 1 -

- 2 -

ソースが接地された n チャネルトランジスタ 2 4 とを含む。

リアクタンス手段102は、一端を接点Bに接続され、他端が接地された負荷容量27を含む。

第2のCMOSインバータ103は、ゲートが接点Bに、ドレインが出力端子Cに、ソースが電源Vccに接続されたpチャネルトランジスタ25と、ゲートが接点Bに、ドレインが出力端子Cに接続され、ソースが接地されたnチャネルトランジスタ26とを含む。

次に第6図および第7図を参照して、従来の遅延回路の動作が説明される。第7図は、第6図の 入力端子Aに印加される電圧および出力端子Cに 現われる電位の時間変化を示すグラフである。

入力端子Aに印加される電圧がLowレベルにあるとき、トランジスタ23はON状態、トランジスタ24はOFF状態である。このとき、負荷容量27には所定の電荷が蓄積され、接点Bの電位はHighレベルになっている。トランジスタ25はOFF状態で、トランジスタ26はON状

- 3 -

したがって、この回路の遅延時間は、トランジスタ24の相互コンダクタンスと、負荷容量27の大きさとに依存する。すなわち、負荷容量27が大きいほど遅延時間は長く、トランジスタ24の相互コンダクタンスが大きいほど遅延時間は短くなる。

[発明が解決しようとする課題]

しかしながら、従来の遅延回路には以下のような問題点がある。すなわち、第6図で示されるような遅延回路を構成する各要素の電気的特性にはらつきがあり、その結果遅延時間が精度良く得られない、という問題点がある。

特に最近になって電子機器の動作には高速性が 益々要求されるようになった。その結果各機器の 動作間のタイミングの管理が重要になりつつある。 そのために、所望の遅延時間が得られる遅延回路 が求められている。ところが、従来の遅延回路に おいては、その各構成要素の製造時の特性のばら つきを小さくすることが困難である。その結果所 望の遅延時間の得られる遅延回路を作製すること 態であり、したがって出力端子Cの電位はLow レベルの状態である。

入力端子Aに印加されている電圧がHighレベルに切換わると、トランジスタ23はOFF状態になり、トランジスタ24はON状態となる。このとき負荷容量27に蓄積された電荷はトランジスタ24を経由して放電される。負荷容量27に蓄積された電荷の放電が終わると、接点Bの電位はLowレベルとなる。その結果、トランジスタ25はON状態となり、トランジスタ26はOFF状態となる。したがって出力端子CにはHighレベルが現われる。

第7図を参照して、入力端子Aに印加される電圧がLowレベルからHighレベルに切換わるときをto、その結果出力端子Cに現われる電位がLowレベルからHighレベルに切換わるときをt,とする。t,ーt。がこの遅延回路の遅延時間である。t,ーt。は、負荷容量27に蓄積された電荷が、トランジスタ24を経由して放電される時間に依存する。

- 4 -

は難しかった。

したがって、この発明の目的は、製造時の各案 子の特性のばらつきにかかわらず所望の遅延時間 の得られる遅延回路を提供することである。

[課題を解決するための手段]

この発明にかかる遅延回路は、遅延時間の可変な遅延回路であって、電源と接地との間に接続され、入力信号を受けるように接続されたインバータ手段の出力に接続されたりアクタンス手段と、インバータ手段の出力に接続され、インバータ手段の出力電圧の変化速度を多段階に制御するための制御手段と、インバータ手段の出力電圧レベルを判別するための判別手段とを含む。

[作用]

この発明にかかる遅延回路は以上のように構成される。そのため、外部から入力信号を受けてインバーク手段が反転する。その結果、インバータ手段の出力電圧が第1の状態から第2の状態に連続的に変わる。判別手段はインバータ手段の出力

- 5 -

電圧が第2の状態になったことを判別する。イン パータ手段が外部から入力信号を受けてから、判 別手段がインパータ手段の出力電圧の変化を判別 するまでの時間が、この遅延回路の遅延時間であ

この遅延時間は、主としてインバータ手段の出 力電圧が第1の状態から第2の状態に変化するの に要する時間により決まる。この時間の大きさは、 リアクタンス手段の大きさと、インバータ手段の 出力電圧の変化速度とに依存する。

この発明では、制御手段によりインバータ手段 の出力電圧の変化速度を多段階に変えることがで き、したがって、遅延時間を多段階に設定するこ とができる。

[実施例]

第1図は、この発明にかかる遅延回路の一実施例を示す回路図である。第1図を参照して、この遅延回路は、LowレベルとHighレベルの2通りの電圧が印加される入力端子Aと、出力端子Cとを有し、入力端子Aに入力された信号を反転

- 7 -

トが接点B、ドレインが出力端子Cに接続され、 ソースが接地されたnチャネルトランジスタ6と を含む。

上述の n チャネル浮遊ゲートトランジスタ 2, 3, 4 のゲート、ソース間電圧 (以下、 V G s と呼ぶ) とドレイン、ソース間電流 (以下 l p s と呼ぶ) との間には、第 2 図に示されるような関係がある。

第2図中Iで示された曲線は、たとえば n チャネル浮遊ゲートトランジスタ2のゲート(以下浮遊ゲートと略す)が帯電していない状態の n チャネル浮遊ゲートトランジスタ2の示す特性(以下特性1という)曲線である。第2図中 II で示された曲線は、n チャネル浮遊ゲートトランジスタ2の浮遊ゲートが帯電した状態で、n チャネル浮遊ゲートトランジスタ2の示す特性(以下特性2という)曲線である。浮遊ゲートを帯電させるには、対象となる浮遊ゲートランジスタにおいてアバランシェ注入などを使用して行なえばよい。これは、手作業で行なうことも可能である。

させて接点Bに出力するため第1のCMOSインパータ101と、接点Bに接続され、接点Bの電位の変化に応答して電荷の蓄積と放出とを行なうためのリアクタンス手段102と、接点Bに接続され、接点Bから入力される信号を反転させて出力端子Cに出力するための第2のCMOSインパータ103とを含む。

第1のCMOSインバータ101は、ゲートが入力端子A、ドレインが接点B、ソースが電源Vccに接続されたpチャネルトランジスタ1と、それぞれゲートが入力端子A、ドレインが接点Bに接続され、ソースが接地されたnチャネル浮遊ゲートトランジスタ2,3,4とを含む。

リアクタンス手段102は、一端を接点Bに接続され、他端を接地された負荷容量7を含む。負荷容量7は、配線容量などの浮遊容量を考慮した実質的な大きさを有する。

第2のCMOSインパータ103は、ゲートが接点B、ドレインが出力端子C、ソースが電源 Vcc に接続されたpチャネルトランジスタ5と、ゲー

- 8 -

第2図に示されるように、このnチャネル浮遊ゲートトランジスタは、浮遊ゲートを帯電させることでしきい値を変えることができる。したがって、このnチャネル浮遊ゲートトランジスタを含む回路の相互コンダクタンスもそれに伴なって変わり、特性1のとき大きく、特性2のときには小さい。

次に、第1図に示される遅延回路の動作原理が 説明される。まず、入力端子Aに印加されている 電圧がLowレベルにあるものとする。このとき、 pチャネルトランジスタ1はON状態、nチャネ ル浮遊ゲートトランジスタ2,3,4はすべてO FF状態である。したがって、接点Bには電源 Vcc により電圧が印加されてHighレベルの状態と なっており、負荷容量7には所定の電荷が蓄積さ れている。pチャネルトランジスタ5はOFF状 態、nチャネルトランジスタ6はON状態である。 したがって、出力端子CはLowレベルの状態に ある。

入力端子Aに印加される電圧がLowレベルか

らHighレベルに切換えられると、pチャネルトランジスタ1はOFF状態になる。このとき、nチャネル浮遊ゲートトランジスタ2,3,4のうち、しきい値電圧が低いもののみがON状態となり、負荷容量7に蓄積されている電荷を放電する。その結果接点Bの電位がLowレベルになる。そのため、nチャネルトランジスタ6はOFF状態に、pチャネルトランジスタ5はON状態になる。したがって、出力端子CにはHighレベルが現われる。

入力端子Aの電位がLowレベルからHighレベルに切換わったときをt。、その結果出力端子Cの電位がLowレベルからHighレベルに切換わったときをt,とする。この遅延回路の遅延時間(以下t」という)はt,一t。である。t」の大きさは、nチャネル浮遊ゲートトランジスタ2、3、4全体の相互コンダクタンスに左右される。すなわち、nチャネル浮遊ゲートトランジスタ2、3、4の全体の相互コンダクタンスが大きいほど、負荷容量7の電荷を放電する時間が

- 11 -

 t_2 、 t_3 の間には、 $t_1 > t_2 > t_3$ の関係がある。

第3図に示されるように、この実施例にかかる 遅延回路は、その遅延時間をいくつかの段階に切 換えることができる。

なお、第1図に示される遅延回路ではnチャネル浮遊ゲートトランジスタが3個しか使用されていない。そのため、この遅延回路で得られる遅延時間は、たかだか7通りである。しかし、各nチャネル浮遊ゲートトランジスタの相互コンダクタンスを小さくし、その個数を多くすれば、遅延時間の切換はより細かく多段階にできる。したがって、必要とされる精度に応じてnチャネル浮遊ゲートトランジスタの個数を用意すれば、所望の遅延時間に対し所望の精度の遅延時間で動作するように遅延回路を設定できる。

第4図は、この発明の他の好ましい実施例の遅延回路を示す回路図である。この遅延回路はプログラムによって遅延時間が設定されるプログラマブル遅延回路である。

短くなる。また相互コンダクタンスが小さいほど 負荷容量7の電荷を放電する時間は長くなる。

したがって、nチャネル浮遊ゲートトランジスク2.3、4のうち、特性1のものが少ないほど、全体の相互コンダクタンスは小さく、その結果 t しは大きくなる。特性1のものが多いほど、全体の相互コンダクタンスが大きく、その結果 t しは小さくなる。

第3図はこの実施例の遅延回路の入力端子Aに印加される入力信号および出力端子Cに現われる出力信号と、時間との関係を示すグラフである。第3図中、t。は入力信号がLowレベルからHighしるときを表わす。また、出力信号1,2,3は、それぞれ第1図で示されるnチャネル浮遊ゲートトランジスタ2,3,4のうち、特性1を示すものの数がそれぞれ1個、2個、3個の場合に、出力端子Cに現われる電位の時間変化を表わす。t, t。は上述のそれぞれの場合に、出力端子Cの電位がLowレベルからHighレベルに切換わるときを表す。t,

- 12 -

第1のCMOSインバータ101は、ゲートが 入力端子Aに、ソースが電源Vccに、ドレイン が接点Fに接続されたpチャネルトランジスタ1 と、ゲートが電源Vccに、ソースが接点Gに、

- 14 -

ドレインが接点Fに接続されたnチャネルトランジスタ12と、ゲートがそれぞれ入力端子Aに、ドレインが各々接点M、N、Oに接続され、ソースがそれぞれ接地されたnチャネル浮遊ゲートトランジスタ2、3、4とを含む。pチャネルトランジスタ1と、nチャネル浮遊ゲートトランジスク2、3、4とはインバータを構成する。

リアクタンス手段102は、一端が接点Gに接続され、他端が接地された負荷容量7を含む。

第2のCMOSインバータ103は、ゲートが接点Gに、ソースが電源V。。に、ドレインが出力端子Cに接続されたpチャネルトランジスタ5と、ゲートが接点Gに、ドレインが出力端子Cに接続され、ソースが接地されたnチャネルトランジスタ6とを含む。

しきい値電圧変更手段104は、ゲートが端子 I、ドレインが接点H、ソースがプログラム用高 圧電源Vトに接続されたpチャネルトランジスタ 13と、ゲードが端子Jに、ドレインが接点Hに、 ソースが接点Mに接続されたnチャネルトランジ

- 15 -

加され、選択されたnチャネル浮遊ゲートトランジスタでアパランシェ注入が起こる。

したがって、nチャネル浮遊ゲートトランジスタ2,3,4が選択的に特性2となってしきい値電圧が上がる。このとき、所望の遅延時間が得られるように端子 J、K、Lに選択的に高圧を加えればよい。なお、nチャネルトランジスタ12は、接点 H に印加される高圧が接点 F に伝わることを防ぐためのものである。

 スタ16と、ゲートが端子Kに、ドレインが接点 Hに、ソースが接点Nに接続されたnチャネルト ランジスタ17と、ゲートが端子Lに、ドレイン が接点Hに、ソースが接点Oに接続されたnチャ ネルトランジスタ18とを含む。

次に第4図を参照して、この実施例における遅延回路の動作が説明される。 n チャネル浮遊ゲートトランジスタ 2 、 3 、 4 の電気的特性を特性 2 とするために、入力端子 A と、プログラム用高圧電源 V ・ に 1 2 、 5 V 程度の高圧が印加される。このとき、 n チャネル浮遊ゲートトランジスタ 2 、 3 、 4 のゲートに同じ電圧 V ・ が印加される。

端子IをLowレベルにすることにより、pチャネルトランジスタ13がON状態になり、接点 Hにプログラム用高圧電源V・の高圧が印加される。この状態で端子J、K、Lに選択的に高圧を 印加すると、nチャネルトランジスタ16, 17, 18が選択的にON状態になる。

その結果、nチャネル浮遊ゲートトランジスタ 2,3,4の各々のドレインに選択的に高圧が印

- 16 -

OFF状態のままである。

したがって、第1図に示された実施例1の遅延 ・回路と等価な回路として使用することができる。

また、この実施例においても各nチャネル浮遊 ゲートトランジスタの相互コンダクタンスを小さ く、その個数を多くすることで、遅延時間の切換 はより細かく多段階にできる。したがって所望の 遅延時間に十分近い遅延時間が得られるように遅 延回路を設定することが可能である。

第5図は、この発明にかかるプログラマブルな 遅延回路を利用した半導体メモリ装置のブロック 図である。第5図を参照して、半導体メモリ・装置 32は、メモリ回路34へのアドレス入力信号の 変化に応答してATD(Address Tra れまition Detector)パルスを発 生するためのATDパルス発生回路36と、AT Dパルス発生回路36に接続され、ATDパルス に応答して、メモリ回路34内の各回路を所望の 時刻に動作させるために、所定の遅延時間を有す る遅延信号を発生するためのプログラマブル遅延 回路38とを含む。

第5図の半導体メモリ装置32の動作が説明される。メモリ回路34内の各案子のうち必要なものについては、動作の高速化のため、予めスタンバイ状態にされている。スタンバイ状態にされているとすれば、Vccの半分のの世を上がVccであるとすれば、Vccの半分のの状態にしておくことをいう。予めこの状態に保持しておいて、入力側にかけて、双方を軽に保持しておいて、入力側にかける。すると、イ状態ではいて、スタンバイ状態が解かれる。すると、イ状態でなかった場合に比較して速くなることが知られている。

メモリ回路34に入っているアドレス信号に変化があると、ATDパルス発生回路36はATDパルスを発生する。プログラマブル遅延回路38は、ATDパルスに応答してメモリ回路34中の各素子のスタンバイ状態を解くため、各素子の動

- 19 -

もかかわらず、製造後に遅延速度を調節すること が可能である。したがって、半導体メモリ装置の 製造の歩留りの向上も期待できる。

なお、この発明は上記実施例に限定されない。 たとえば、インバータ手段、あるいは判別手段と してCMOSインバータの代わりに、 n チャネル E D インバータ等を使用しても同様の効果を奏す る。また、第1図または第4図に示される遅延回 路の、 n チャネル浮遊ゲートトランジスタの数も 様々に変えることができる。また、通常の n チャ ネルトランジスタと n チャネル浮遊ゲートトラン ジスタを組合わせて相互コンダクタンスを調節し ても、同様の効果が得られることは言うまでもな

[発明の効果]

この発明にかかる遅延回路は、遅延時間の可変な遅延回路であって、電源と接地との間に接続され、入力信号を受けるように接続されたインバータ手段と、インバータ手段の出力に接続されたリアクタンス手段と、インバータ手段の出力に接続

作するタイミングに合わせた遅延信号を発生する。 メモリ回路34中の各素子は、入力信号が入る直 前にこの遅延信号に応答してスタンバイ状態を解 き、入力信号に応答する。

ここで、上述の遅延信号の到着が早すぎる場合には、素子の入力側と出力側の電位が入力信号の 到着前に静的状態に戻ってしまい、素子の応答の 高速化は図れない。

また、遅延信号の到籍が遅すぎる場合、遅延信号の到籍まで案子の入力側と出力側にスタンバイ用の電圧が印加されたままとなる。したがって、場合によっては、逆に案子の応答速度が遅くなってしまうこともある。

この方法は一例であって、その他にも種々の方法で、遅延信号による各案子の動作の調整が行なわれる。したがって、この発明にかかるプログラマブル遅延回路38をこの半導体メモリ装置32に使用することにより、半導体メモリ装置32の動作速度を効率良く上げることができる。また、遅延回路中の各案子の製造時の特性のばらつきに

- 20 -

され、インパータ手段の出力電圧の変化速度を多 段階に制御するための制御手段と、インパータ手 段の出力に接続され、インパータ手段の出力電圧 レベルを判別するための判別手段とを含む。

そのため、外部から入力信号を受けてインバータ手段が反転する。その結果、インバータ手段の出力電圧が第1の状態から第2の状態に連続的に変わる。判別手段は、インバータ手段の出力電圧が第2の状態になったことを判別する。インバータ手段が外部から入力信号を受けてから、判別するとがインバータ手段の出力電圧の変化を判別するまでの時間が、この遅延回路の遅延時間である。

この遅延時間は、主としてインバータ手段の出 力電圧が第1の状態から第2の状態に変化するの に要する時間により決まる。この時間の大きさは、 リアクタンス手段の大きさと、インバータ手段の 出力電圧の変化速度とに依存する。

この発明では、制御手段によりインバータ手段 の出力電圧の変化速度を多段階に変えることがで き、したがって遅延時間を多段階に設定すること ができる。

その結果、製造時の各案子の特性のばらつきにかかわらず所望の遅延時間の得られる遅延回路を提供できる。

4. 図面の簡単な説明

第1図はこの発明の一実施例の遅延回路を示す 回路図であり、第2図はnチャネル浮遊ゲートト ランジスタの電気的特性を示すグラフであり、第 3図は第1図に示される遅延回路の遅延時間を示 すグラフであり、第4図はこの発明の他の実施例 の遅延回路を示す回路図であり、第5図はこの発 明のさらに他の実施例を示すブロック図であり、 第6図は従来装置を表わす回路図であり、第7図 は従来装置における遅延時間を示すグラフである。

図中、1はpチャネルトランジスタ、2、3、4はnチャネル浮遊ゲートトランジスタ、5はpチャネルトランジスタ、6はnチャネルトランジスタ、7は負荷容量、23はpチャネルトランジスタ、24はnチャネルトランジスタ、25はpチャネルトランジスタ、26はnチャネルトラン


- 23 -


ジスタ、27は負荷容量、32は半導体メモリ装置、34はメモリ回路、36はATDパルス発生回路、38はプログラマブル遅延回路、101は第1のCMOSインパータ、102はリアクタンス手段、103は第2のCMOSインパータ、104はしきい値電圧変更手段、Vccは通常電源、Vにはプログラム用高圧電源、VにはHighレベルの信号、VにはLowレベルの信号を表わす。なお、図中、同一符号は同一または相当部分を


示す。


代理人 大岩增雄

- 24 -










VH: High Lベル信号


VL: Low Lベル 信号


to: 入力信号のレベル切換時刻 t1~t3: 各出力信号のレベル切換時刻



÷ ₽

٥٦





手 統 補 正 告 (自発) 平路 **1**_年 10_月 2 5_日

特許庁長官殿

1. 事件の表示

特顧昭 63-284614 身

2. 発明の名称

遊延回路

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社 代表者 志 岐 守 哉

4.代理人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏名 (7375)弁理士 大岩 増雄

(連絡先03(213)3421特許部)







- (5) 明細書第20頁第3行の「スタンパイ」 を「イコライズ」に訂正する。
- (6) 明細書第20頁第10行の「スタンパイ」を「イコライズ」に訂正する。

以上

5. 補正の対象

発明の詳細な説明の閲

- 6. 補正の内容
- (1) 明細書第17頁第16行ないし第17行の「同一の通常の電源レベルの」を「浮遊ゲートトランジスタへの誤書込みを防ぐために、通常の電源レベルよりも低い所定の電圧、たとえば3V程度の」に訂正する。
- (2) 明細書第19頁第5行ないし第6行の「スタンパイ状態にされている。スタンパイ」を「イコライズ状態にされている。イコライズ」に訂正する。
- (3) 明細書第19頁第12行ないし第13行の「スタンパイ状態が解かれる。すると、入力信号に対するこの案子の応答は、スタンパイ」を「イコライズ状態が解かれる。すると、入力信号に対するこの案子の応答は、イコライズ」に訂正する。
- (4) 明細書第19頁第20行の「スタンバイ」を「イコライズ」に訂正する。

- 2 -